
Chapitre III: Circuits logiques programmables

1- Définition

- Un circuit logique programmable ou **PLD (Programmable Logical Device),** est un circuit intégré logique qui peut être programmé après sa fabrication.

2- Structure d'un PLD

- Un circuit PLD contient un ensemble de **portes ET** sur lesquels se connectent les variables d'entrée et leurs compléments. Un ensemble de **portes OU** sur lesquels les sorties des opérateurs ET sont connectées.
- Une éventuelle structure de sortie : Portes inverseuses, Portes 3 états, Multiplixeurs, Portes XOR, Bascules, …etc.




2- Structure d'un PLD

- Un circuit programmable **n × m** possède **n entrées** et **m sorties**.
- L'ensemble des portes logiques forment des matrices (matrice OU et matrice ET).
- Les interconnexions de ces matrices sont assurées par des fusibles qui sont « grillés » lors de la programmation. Lorsqu'un PLD est vierge toutes les connexions sont assurées (fusibles intacts).
- La technique des fusibles est en voie de disparition : le PLD est programmé une seule fois.
- Actuellement la technique la plus répandue utilise le transistor MOSFET à la place du fusible pour programmer et reprogrammer le PLD par utilisation d'un effacement électrique.

Exemple de symbolisation avec fusibles

- Exemple de symbole d'une entrée avec son complément.




- Exemple de symbole d'une portes ET à trois entrées avec fusibles d'interconnection.



Les croix représentent les fusibles intacts (non détruits).


2- Structure d'un PLD

Exemple de circuit programmable 2×3



Représentation symbolique


Matrice de fusibles



2- Structure d'un PLD

Exemple de programmation d'un OU exlusif

Représentation symbolique après programmation (destruction des fusibles)



3- Différents types de circuits PLD simple : SPLD


3-1 Circuits PROM

- Un circuit PROM (Programmable Read Only Memory) est composée d'un ensemble de portes ET précâblées (fixes), qui jouent le rôle de décodeur, et d'un ensemble de portes OU programmables.
- La programmation des PROM s'effectue par destruction de fusible, ils sont programmables une seule fois.

Exemple de PROM 3×2

- La matrice ET connecte toutes les combinaisons logiques des trois variables. Il faut utiliser donc la représentation algébrique canonique somme de produit
- 3 entrées donc 8 combinaisons possibles:

$$\overline{A}.\overline{B}.\overline{C} \rightarrow A.B.C$$



Les points représentent des entrées non programmables (fixes: pas de fusible à détruire).

3- Différents types de circuits PLD simple : SPLD


3-1 Circuits PROM

❑ **Exemple de réalisation des fonctions logiques par PROM 3×2**

- Réaliser les deux fonctions logiques X et Y:

$$X(A,B,C) = \sum(0,1,2,3,4,7)$$

$$Y(A,B,C) = \sum(0,1,3,4,5,6,7)$$



Destruction du fusible de l'entrées logique 2

Destruction des fusibles des entrées logique 5 et 6


NB: Absence de croix représente un fusible détruit.

3- Différents types de circuits PLD simple : SPLD

3-2 Circuits PLA

- Un circuit PLA (Programmable Logic Array) est composée d'un ensemble de portes ET programmables, et d'un ensemble de portes OU programmables.
- La programmation des PLA s'effectue par destruction de fusible. , ils sont programmables une seule fois.


Exemple de PLA 3×2



3- Différents types de circuits PLD simple : SPLD

3-2 Circuits PLA

Exemple de PLA 4×4



Matrice OU programmable

Matrice ET programmable

3- Différents types de circuits PLD simple : SPLD


3-2 Circuits PLA

❑ **Exemple de réalisation des fonctions logiques par PLA 3×2**

- Réaliser les deux fonctions logiques X et Y de l'exemple précédent avec une forme algébrique simplifiée:

$$X(A,B,C) = \overline{A} + \overline{B}.\overline{C} + B.C$$

$$Y(A,B,C) = A + \overline{B} + C$$




3- Différents types de circuits PLD simple : SPLD

3-3 Circuits PAL

- Un circuit PAL (Programmable Array Logic) est composée d'un ensemble de portes ET programmables, et d'un ensemble de portes OU fixe.
- Les premiers PAL, apparus à la fin des années 1970, présentaient une architecture plus simple que celle des PLA, ce qui permettait de concevoir des circuits plus compacts, plus rapides et moins couteus.
- La programmation des PAL s'effectue par destruction de fusible, ce qui correspond à un circuit ouvert. Ils ne sont programmées qu'une seule fois et ne peuvent pas être modifiées après fabrication.

Exemple de PAL 3×2



3- Différents types de circuits PLD simple : SPLD


3-3 Circuits PAL

❑ **Exemple de réalisation des fonctions logiques par PLA 3×2**

- Réaliser les deux fonctions logiques X et Y de l'exemple précédent avec une forme algébrique simplifiée:

$$X(A,B,C) = \overline{A} + \overline{B}.\overline{C} + B.C$$

$$Y(A,B,C) = A + \overline{B} + C$$





3- Différents types de circuits PLD simple : SPLD

3-3 Circuits PAL

❑ **Exercice d'application 1**

- Préciser le type du circuit et donner les équations logiques de F1 et F2 pour les deux circuits ci-dessous:






3- Différents types de circuits PLD simple : SPLD


3-3 Circuits PAL

❑ **Exercice d'application 2**

- Réaliser un additionneur complet par un circuit PAL



a	b	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Equations logiques

$$S = \bar{a}.\bar{b}.Cin + \bar{a}.b.\overline{Cin} + a.\bar{b}.\overline{Cin} + a.b.Cin$$

$$Cout = \bar{a}.b.Cin + a.\bar{b}.Cin + a.b.\overline{Cin} + a.b.Cin$$

3- Différents types de circuits PLD simple : SPLD

3-4 Circuits GAL

- Un circuit GAL est une version améliorée du PAL dans lequel la configuration peut être effacée et reprogrammée plusieurs fois.
- Les GAL sont développés dans les années 1980.
- les GAL sont réalisés par utilisation de la technologie CMOS (transistors MOSFET).

4 Structure de sortie d'un circuit PAL/GAL


- Il existe 3 structures de sortie qui peuvent-être aussi de entrées/sorties : Combinatoire, Séquentielle et Versatiles.

4-1- Entrées / Sorties combinatoires

- Sortie 3 états rebouchée vers la matrice
  - ❑ une sortie peut servir de variable intermédiaire
  - ❑ une sortie peut servir d'entrée (en mode haute impédance)
- Il existe trois types:
  - **H** : (High) Porte ET suivit d'une Porte OU. Sortie active à l'état haut.
  - **L** : (Low) Porte ET suivit d'une Porte NON OU. Sortie active à l'état bas.
  - **C** : (Combinée) programmable en type H ou L.

4- Structure de sortie d'un circuit PAL/GAL

4-1- Entrées / Sorties combinatoires



Buffer à trois états




E=0	Haute impédance (la sortie est déconnectée)
E = 1	Inverseur normale

4- Structure de sortie d'un circuit PAL/GAL

4-1- Entrées / Sorties combinatoires

Exemple PAL entrée / sorties combinatoires de type L (activation niveau bas) PAL 16L8 :


- 10 broches configurables uniquement en entrée.
- 2 broches configurables uniquement en sortie.
- 6 broches configurables en entrée ou en sortie.
- 2 broches d'alimentation.



4- Structure de sortie d'un circuit PAL/GAL

4-2 Entrées / Sorties séquentielles, à registre

- Une bascule D pour la logique séquentielle synchronisée sur une horloge H.
- La sortie ne peut pas servir d'entrée
- Une commande OE (Ouput Enable) permet de désactiver la sortie (mode haute impédance)




4- Structure de sortie d'un circuit PAL/GAL

4-2 Entrées / Sorties séquentielles, à registre

Exemple PAL entrée / sorties combinatoires de type R (à registre) PAL 16R8 :


- 8 broches configurables uniquement en entrée.
- 1 broche d'entrée horloge de l'ensemble des 8 bascules D.
- 1 broche de validation des 8 sorties(Output Enable).
- 8 broches configurables en sortie ou en entrée.
- 2 broches d'alimentation.



4- Structure de sortie d'un circuit PAL/GAL

4-2 Entrées / Sorties séquentielles, à regist

Structure interne PAL 16R8 :




4-Structure de sortie d'un circuit PAL/GAL

4-3- Structure versatile

- La sortie peut être programmée en mode combinatoire ou en registre.
- La sortie est une macro-cellule logique (OLMC: Output Logic MacroCell).

❑ **Exemple de macro-cellule**





S1	S0	Sortie
0	0	Registre actif bas
0	1	Registre actif haut
1	0	Combinatoire actif bas
1	1	Combinatoire actif haut

4-Structure de sortie d'un circuit PLD

4-3- Structure versatile


Combinatoire Active bas:
S1S0= 10






Combinatoire Active haut:
S1S0= 11

Registre Active bas:
S1S0= 00






Registre Active haut:
S1S0= 01

4-Structure de sortie d'un circuit PLD

Exemples de circuits PLD versatiles

Exemple PAL/GAL entrée / sorties versatiles (de type V) GAL 22V10 :


- 22 broches configurables uniquement en entrée.
- 1 broche d'entrée horloge de l'ensemble des bascules D.
- 10 broches configurables en sortie ou en entrée.
- 2 broches d'alimentation.



4-Structure de sortie d'un circuit PLD

Exemples de circuits PLD versatiles

Structure interne du circuit GAL 22V10 :



5- Programmation des circuits PLD

Etapes de programmation d'un PLD simple: PAL ou GAL

- Identifier les entrées et sorties du circuits à réaliser.
- Définir les fonctions logiques à réaliser (souvent données sous forme de tables de vérité ou d'équations logiques).

⇩

- Utiliser un langage comme ABEL, CUPL… pour décrire les équations logiques.

⇩

- Compiler le code avec un logiciel de développement compatible (ex. WinCUPL…).
- Simuler le comportement du PAL pour vérifier le fonctionnement du circuit.

⇩


- Le compilateur produit un fichier binaire ou JEDEC (.jed) (Joint Electron Device Engineering Council) contenant les données de programmation des fusibles internes du PAL.

⇩

- Programmer le circuits en chargant le fichier .jed via un programmateur.
- Intégrer le PLD dans le montage électronique réalisé et vérifier que les signaux de sortie respectent bien les fonctions logiques établies.

6- Circuits programmables CPLD

- Un circuit CPLD (Complex Programmable Logic Device) est constitué de blocs logiques reliés entre eux par une matrice d'interconnexions programmables.
- Ce circuit correspond à plusieurs PAL reliées entre elles par une zone d'interconnexion.
- Ces circuits offrent une capacité de portes et de configuration plus élevée que celle des PAL.




7- Circuits programmables FPGA

7-1 Architecture d'un circuit FPGA


- Un circuit FPGA (Field Programmable Gate Array), est un circuit intégré programmable qui peut être reconfiguré après sa fabrication.
- Ces circuits sont si puissants qu'ils peuvent contenir plusieurs milliers, voire millions, de portes logiques et de bascules. Les FPGA de dernière génération intègrent même de la mémoire vive (RAM). Les principaux fabricants de FPGA sont XILINX et ALTERA.
- Un FPGA est organisé sous forme d'une matrice de blocs logiques interconnectés, dont le nom varie selon les fabricants :
  - ❑ Configurable Logic Block (CLB) chez Xilinx.
  - ❑ Logic Array Block (LAB) chez Intel.
- Chaque bloc contient des cellules logiques configurables séparément pour réaliser des fonctions logiques spécifiques.
- Un bloc logique est découpé en tranches (slices).
- Une tranche contient des cellules logiques.
- Des blocs d'entrée/sortie (IOB – Input/Output Block) assurent la configuration des liaisons entre les blocs logiques et les broches du circuit.
- Les blocs logiques et les blocs d'entrée/sortie sont interconnectés via un réseau de routage programmable.

7- Circuits programmables FPGA



7- Circuits programmables FPGA

7-2 Structure de base d'un bloc logique




7- Circuits programmables FPGA

❑ Table de correspondance (LUT: Look Up Table)

- Les LUT (Look-Up Tables) dans les FPGA sont des blocs de mémoire qui implémentent la logique combinatoire en stockant la table de vérité de n'importe quelle fonction logique.
- Le nombre et la taille des LUT définissant la puissance de calcul des circuits FPGA.

Exemple de LUT à 3 entrées




7- Circuits programmables FPGA

❑ Table de correspondance (LUT: Look Up Table)

Exemple: implémentation d'une fonction logique dans un LUT


C	B	A	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1



7- Circuits programmables FPGA

❑ Table de correspondance (LUT: Look Up Table)

Exemple: implémentation d'une fonction logique dans un LUT



7- Circuits programmables FPGA

❑ Exemple de circuits FPGA

- Les principaux fabricants de FPGA sont:
  - ➢ AMD (via l'acquisition de Xilinx) et Intel (qui a acquis Altera), qui dominent le marché.
  - ➢ D'autres fabricants comme Lattice Semiconductor, Microchip Technology…





7- Circuits programmables FPGA

❑ Exemple de cartes FPGA

